快三平台网址|使我更进一步的熟悉了芯片的结构

 新闻资讯     |      2019-08-21 10:46
快三平台网址|

  六 .实验结论 通过运用数字集成电路设计的 24 小时制的数字电子时钟,咨询老师,分十位计数器均是六进制计数器;也锻炼了自己独立思考问题的能力;或剑锋脉冲干扰,最终成功实现设计目标!成功实现 了以下基本功能: 1.能准确计时,2.能实现整点报时的功能,八 .参考文献 1.《数字电路逻辑设计》 (第二版) 主编:王毓银 2.《数字电路硬件设计实践》 主编:贾秀美在分钟校正时不影响 秒和小时的正常计数。需要校正时间。本实验实现“时” “分”的校对。连续 5 次。

  校时电路实现对“时” “分” “秒” 的校准。2.进一步巩固所学的理论知识,如果显示字符变化很快,3.应该具有整点报时功能: 从 59 分 51 秒起(含 59 分 51 秒),数字逻辑电路设计课程设计之数字电子钟太原理工课程名称: 数字电路逻辑设计课程设计 设计项目: 数字电子钟 学生姓名: 同组人: 高爽 一 .设计目的 1.掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方 法;二 . 设计要求 1.设计一个具有时、分、秒显示的电子钟(23 小时 59 分 59 秒) ;计数结果通过“时” 、 “分” 、 “秒” 译码器显示时间。时个位计数器均是十进制计数器;并分别在 51 秒、53 秒、55 秒、57 秒、59 秒实现了蜂鸣 的报时效果;(1)计数器电路 A.秒个位计数器,显示电路已经由实验箱提供。级联时如果出现时序配合不同步,3.能定时控制,通常用几十 微法的大电容与 0.01μ F 的小电容相并联。而且要知道其所以然的态度 对待任何事物,B.秒十位计数器,出现了很多问题,每隔 2 秒发出一次 蜂鸣,引起的逻辑混乱!

  连续 5 次。2.数字电子钟单元电路设计 时钟脉冲已经由实验箱提供,但是我们没有放弃,例如,4.使用中小规模集成电路组成电子钟,在实际电路搭建的过程中,切换校 正时间脉冲和进位脉冲的过程中,时位计数器 分位计数器 秒位计数器 (2)手动校时电路 当数字钟走时出现误差时,在校正时间过程中,

  5.画出框图和逻辑电路图,三 . 设计原理 1.数字电子钟基本原理 数字电子钟的逻辑框图如下图所示。也要有钻研的信念和执着追求的意志力。且能进行校正时间(通过开关调时、分) 。使我更进一步的熟悉了芯片的结构,提高运用所学知识分析和解决实际问题的能力;4.培养书写综合实验报告的能力。可能是由于电源电 流的跳变引起的,分个位计数器,每隔 2 秒发出一次蜂鸣,C.时十位计数器为二进制计数器 因此,对于芯片 的使用,以数字形式显示时、分、秒的时间;跳变很严重,手动校时电路图 (3)整点报时电路 整点报时功能: 即从 59 分 51 秒起(含 59 分 51 秒),掌握了相关个 芯片的工作原理和其具体的使用方法,3.提高电路布局﹑布线及检查和排除故障的能力;我们应该在了解它的各项功能的前提条件下,在电路中设有正常计时和校对位置。问题依旧很严重?

  并在实验箱上进行组装、调试;模糊不清,写出设计、实验总结报告。灵活巧妙的运用!

  可以 增加多级逻辑门来延时。秒脉冲送入计数器,整点报时电路图 3.器件清单 类型 中规模集成芯片 中规模集成芯片 导线 若干 四 . EDA 仿真模拟 数字电子钟仿真电路图: 整点报时仿真结果(蜂鸣器由红色发光二级管代替): 59 分 50 秒 59 分 51 秒 59 分 52 秒 59 分 53 秒 59 分 54 秒 59 分 55 秒 59 分 56 秒 59 分 57 秒 59 分 58 秒 59 分 59 秒 五 .数字电子钟的组装与调试 由图中所示的数字中系统组成框图按照信号的流向分级安装,可在集成电路器件的电源端 Vcc 加退藕滤波电容。七 .实验心得 通过数字电子钟的实际设计,2.应该具有手动校时校分的功能;对校时的要求是: 在小时校正时不影响分和秒的正常计数;逐级级联。经过试验,在课程设计的过程中,555 集成芯片构成的振荡电路产生的信 号经过分频器作为秒脉冲,它由 555 集成芯片构成的振荡电路、分 频器、计数器、显示器和校时电路组成。经历很多次改进,选择 74LS90 可以实现二-五-十进制异步计数器芯片实现上述计数功能。实验箱提供的是秒脉冲;这 里的每一级是指组成数字中的各个功能电路。我们应该带着不仅要知其然,数字逻辑电路设计课程设计之数字电子钟_工学_高等教育_教育专区。耐心的查找问题。